

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 06-216128

(43)Date of publication of application : 05.08.1994

(51)Int.Cl. H01L 21/3205
H01L 21/283

(21)Application number : 05-021932

(71)Applicant : NEC CORP

(22)Date of filing : 14.01.1993


(72)Inventor : MIZUSHIMA KAZUYUKI

(54) MANUFACTURE FOR SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To manufacture the structure of a perfectly flat layer insulating film without complicating the manufacturing process and without sacrificing the electric characteristics.

CONSTITUTION: A feeding metal layer 13 is formed on the entire surface of a semiconductor substrate 11 through an insulating film 12. With a first photoresist film 14 as a mask, a wiring conductor 15 is formed by electrolytic plating. Then, a second photoresist film 16 is formed on the entire surface. The film 16 is etched back, and the surface of the first photoresist film 14 is exposed. Thereafter, the first photoresist film 14 is removed. The exposed feeding metal layer 13 is etched. An LPD film 17 is selectively formed by the liquid-phase growth of silicon oxide by using (super) saturated aqueous solution, which is obtained by dissolving silicon oxide into hydrosilicofluoric acid. Then, the second photoresist film 16 is removed, and a CVD oxide film 18 is formed on the entire surface.



(19)日本国特許庁 (J P)

(12) 公 開 特 許 公 報 (A)

(11)特許出願公開番号

特開平6-216128

(43)公開日 平成6年(1994)8月5日

(51)Int.Cl.⁵

H 0 1 L 21/3205

21/283

識別記号

庁内整理番号

F I

技術表示箇所

D 7376-4M

7514-4M

H 0 1 L 21/ 88

K

審査請求 有 請求項の数 6 F D (全 6 頁)

(21)出願番号

特願平5-21932

(22)出願日

平成5年(1993)1月14日

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 水嶋 和之

東京都港区芝五丁目7番1号 日本電気株式会社内


(74)代理人 弁理士 尾身 祐助

(54)【発明の名称】 半導体装置の製造方法

(57)【要約】

【目的】 製造工程を複雑化させることなくまた電気的特性を犠牲にすることなく完全平坦な層間絶縁膜構造を作製しうるようにする。

【構成】 半導体基板11上に絶縁膜12を介して全面に給電金属層13形成し第1のフォトリソ膜をマスクとして電解メッキにより配線導体15を形成する。全面に第2のフォトリソ膜16を形成しこれをエッチバックして第1のフォトリソ膜の表面を露出させた後第1のフォトリソ膜を除去し、露出した給電金属層13をエッチングする〔(a)〕。珪弗化水素酸化珪素を溶解させて得た(過)飽和水溶液を用いた酸化珪素の液相成長により選択的にLPD酸化膜17を形成する〔(b)〕。第2のフォトリソ膜16を除去し全面にCVD酸化膜18を形成する〔(c)〕。



17…LPD酸化膜

18…CVD酸化膜

【特許請求の範囲】

【請求項1】 半導体素子が形成された半導体基板上に電解メッキの給電層となる金属層をウェハ上全面に形成する工程と、配線形成予定部を除く領域にフォトリソ膜を形成する工程と、前記フォトリソ膜の形成されていない領域に該フォトリソ膜の高さより高くない配線層を電解メッキ法にて形成する工程と、全面に樹脂を塗付しこれを硬化させて樹脂膜を形成する工程と、少なくとも前記フォトリソ膜の表面が露出するまで前記樹脂膜をエッチバックする工程と、前記フォトリソ膜を除去する工程と、前記樹脂膜をマスクとして前記金属層を選択的に除去する工程と、液相成長法により酸化珪素を成長させて前記配線層間を酸化珪素で埋め込む工程と、を含む半導体装置の製造方法。

【請求項2】 前記配線層を形成した後、樹脂膜を形成する前に前記フォトリソ膜の表面の一部を除去する工程が挿入されていることを特徴とする請求項1記載の半導体装置の製造方法。

【請求項3】 前記樹脂膜がフォトリソによって形成された膜であることを特徴とする請求項1または2記載の半導体装置の製造方法。

【請求項4】 前記フォトリソ膜がノボラック樹脂をベースとしたポジタイプのフォトリソによって形成され、前記樹脂膜が環化ゴム系のネガタイプのフォトリソによって形成されていることを特徴とする請求項1または2記載の半導体装置の製造方法。

【請求項5】 前記フォトリソ膜がノボラック樹脂をベースとしたポジタイプのフォトリソによって形成され、前記樹脂膜がノボラック樹脂をベースとした化学増幅型ネガタイプフォトリソによって形成されていることを特徴とする請求項1または2記載の半導体装置の製造方法。

【請求項6】 前記液相成長法が、珪弗化水素酸に酸化珪素粒子を溶解して得た溶液、もしくはこれに弗化水素と反応して弗化物イオンを生成する物質を添加して得た溶液を用いるものであることを特徴とする請求項1、2、3、4または5記載の半導体装置の製造方法。

【発明の詳細な説明】

【0001】

【産業上の利用分野】 本発明は、半導体装置の製造方法に関し、特に多層配線構造を形成する際に有用な完全平坦化技術に関する。

【0002】

【従来の技術】 一般的には平坦化技術には段差をなだらかにする技術も含まれるが、単に段差をなだらかにするだけでは断線は防止することができてもフォトリソグラフィにおけるフォーカスマージンの減少を避けることはできない。そこで、微細化された多層配線構造を得るには完全平坦化技術が必要となる。完全平坦化についても従来より様々な提案がなされてきたが、その代表例を以

下に説明する。

【0003】 図5は、1990年電子情報通信学会秋季全国大会予講集P5-186にて提案された半導体装置の断面図である。これは、同図に示されるように、半導体基板21上に絶縁膜22を介して配線層23とダミー配線層23aとを形成し、その上を第1の層間絶縁膜24aで覆い、その凹部を塗付ガラス膜25で埋め、さらにその上に第2の層間絶縁膜24bを形成したものである。

【0004】 配線導体の存在しない領域上に絶縁膜を付加して平坦性を向上させる手法が、1990 VMIC Conference pp.42-48、特開昭52-61980号公報、特開昭51-46085号公報等で提案されている。図6は、その一例を示す工程断面図である。半導体基板21上に絶縁膜22を介して配線層23を形成し、その上を第1の層間絶縁膜24cで覆い、配線層の存在しない領域上にできた第1の層間絶縁膜24cの凹部に第1のフォトリソ膜26を形成する〔図6の(a)〕。次に、全面を覆う第2のフォトリソ膜27を形成し〔図6の(b)〕、続いてRIE（反応性イオンエッチング）法等により全面的にエッチバックを行う。ここでフォトリソと層間絶縁膜とのエッチング選択比を1:1に設定して第1の層間絶縁膜24cの表面を平坦化し、必要に応じてこの上に第2の層間絶縁膜24dを形成する〔図6の(c)〕。

【0005】 図7は、特開昭62-8543号公報において提案された平坦化技術を説明するための工程断面図である。本従来例を作製するには、まず半導体基板21上に絶縁膜22を形成しその上にA1膜、および酸化膜の成長を阻止する膜となるMgO膜を成長させ、A1膜およびMgO膜をパターニングして配線層23および成長阻止層28を形成する〔図7の(a)〕。次に、化学気相成長法により全面にPSGを成長させると配線層の存在しない領域にのみCVD酸化膜29が形成され、配線による段差は解消される〔図7の(b)〕。その後成長阻止層28を除去しその上にさらに酸化膜を成長させる。同種の平坦化技術には、成長阻止層にAl膜等を用いるものもある（特開昭61-198732号公報）。

【0006】

【発明が解決しようとする課題】 上述した従来の多層配線平坦化技術では、図5に示したダミー配線を形成する場合、配線に付加的な容量が付き半導体集積回路の動作速度が低下するという欠点があり、また塗付ガラス膜の形成工程が付加されるという工程上の煩雑さもあった。

【0007】 図6に示した配線形成領域以外にフォトリソ膜を形成する手法の場合、フォトリソグラフィ工程が1回増加して製造工程が煩雑になり、さらにフォトリソと層間絶縁膜とのRIEエッチング選択比を1:1にしなければならないため、プロセス条件の設定が困難になるという問題点もあった。

【0008】さらに図7に示した従来例では、成長阻止層の形成工程と除去工程とが必要となり、またAu膜を成長阻止層とする場合にはAu膜とAl膜との間にW膜のような拡散阻止層を介在させる必要があるため、製造工程が複雑になる。また化学気相成長法による酸化膜を成長阻止層上に安定的に全く成長させないようにすることは製造装置に過大な精度を要求することとなる。


【0009】

【課題を解決するための手段】本発明の半導体装置の製造方法は、半導体素子が形成された半導体基板(11)上にメッキの給電層となる金属層(13)をウェハ上全面に形成する工程と、配線形成予定部を除く領域にフォトリソレジスト膜(14)を形成する工程と、前記フォトリソレジスト膜の形成されていない領域に該フォトリソレジスト膜の高さより高くない配線層(15)を電解メッキ法にて形成する工程と、全面に樹脂を塗付しこれを硬化させて樹脂膜(16)を形成する工程と、少なくとも前記フォトリソレジスト膜の表面が露出するまで前記樹脂膜をエッチバックする工程と、前記フォトリソレジスト膜(14)を除去する工程と、前記樹脂膜をマスクとして前記金属層(13)を選択的に除去する工程と、液相成長法により酸化珪素を成長させて前記配線層間を酸化珪素(17)で埋め込む工程と、を含むものである。


【0010】

【実施例】次に、本発明の実施例について図面を参照して説明する。図1、図2は、本発明の第1の実施例を説明するための工程断面図である。内部に半導体素子が形成された半導体基板11上に二酸化珪素からなる絶縁膜12を形成し、その上に、スパッタ法にてTiW膜とAu膜とを堆積して、電解メッキのための給電金属層13を形成する。次に、フォトリソグラフィ技法により、配線導体を形成すべき領域上に開口を有する第1のフォトリソレジスト膜14を形成し、これをマスクに電解メッキを行い膜厚約0.6μmの配線導体15を形成する[図1の(a)]。ここで、第1のフォトリソレジスト膜の膜厚は、配線導体の膜厚より1~2μm厚く設定されている。また、第1のフォトリソレジスト膜の材料としてはノボラック樹脂をベースとしたポジタイプレジストが適している。なお、フォトリソレジスト膜をマスクとして電解メッキを行って配線層を形成する技術については特開昭57-198648号公報により公知である。

【0011】次に、第1のフォトリソレジスト膜14を残存させたまま新たにフォトリソレジストを全面に塗付しこれを硬化させて第2のフォトリソレジスト膜16を形成する[図*



この水溶液に、弗化水素酸と反応して弗化物イオンを生成する、 H_3BO_3 、 NH_4OH 、 H_3PO_4 等を添加※



液相成長法による二酸化珪素の形成は室温にて行う。飽和状態での液相成長の成長速度は、1時間に約200Å

*1の(b)]。ここで第2のフォトリソレジスト膜の膜厚は、第1のフォトリソレジスト膜14の膜厚が2.0μmで配線導体15の膜厚が0.6μmである場合、3~4μm程度に設定するとよい。また第2のフォトリソレジスト膜の材料としては環化ゴム系のネガタイプフォトリソレジストが適している。この材料を用いた場合、塗付後全面露光により架橋反応を進める。

【0012】次に、 CF_4 あるいは CHF_3 と O_2 ガスを用いたRIEにより、第1のフォトリソレジスト膜14の表面が露出するまで全面にわたってエッチバックを行い、第2のフォトリソレジスト膜16が配線導体15上にのみに存在するようにする[図1の(c)]。

【0013】次に、キシレンを主な成分とする環化ゴム系ネガレジスト用現像液による処理を行って、第1のフォトリソレジスト膜14のみを溶解・除去する。続いて、第2のフォトリソレジスト膜16をマスクにエッチングを行い、露出している給電金属層13を除去する[図2の(a)]。給電金属層がAuとTiWの2層構造である場合、エッチングはArによるイオンミリングと CF_4 または BCl_3 を用いたRIE法により行われる。

【0014】次に、液相成長(Liquid Phase Deposition)法により二酸化珪素を選択的に成長させて配線導体間をLPD酸化膜17によって埋める[図2の(b)]。ここでLPD酸化膜17の膜厚は給電金属層13の膜厚と配線導体15の膜厚との総和程度に設定されている。液相成長法による二酸化珪素の堆積は、珪弗化水素酸(H_2SiF_6)に二酸化珪素(SiO_2)粒子を溶解して得た二酸化珪素の飽和水溶液、あるいはこれに弗化水素と反応して弗化物イオンを生成する物質を添加して得た二酸化珪素の過飽和水溶液を用いて行われる。この成長法では酸化膜はフォトリソレジスト膜上には堆積されない。

【0015】次に、第2のフォトリソレジスト膜16をプラズマアッシングにより除去し、続いてプラズマCVD法により全面に二酸化珪素を堆積して層間絶縁膜となるCVD酸化膜18を形成する[図2の(c)]。このとき、下地はLPD酸化膜17により配線段差が緩和されているため、CVD酸化膜18の膜厚を1.0~2.0μmと厚く設定することができる。

【0016】ここで前述の液相成長法についての補足説明を行う。この手法は特開平3-175635号公報等により公知である。珪弗化水素酸に二酸化珪素を溶解させて得た飽和水溶液は以下の平衡状態にある。

※すると、以下の反応が起こり二酸化珪素の過飽和水溶液が生成される。

であり、この場合緻密な酸化膜を得ることができる。また弗化水素酸と反応して弗化物イオンを生成する添加物

を用いて過飽和状態を形成した場合には成長速度は上昇する。液相成長法による二酸化珪素の成長がフォトレジスト膜上では行われないという現象は、NEC RESEARCH & DEVELOPMENT Vol.32 No.3 July 1991 により公知である。選択性の原理については十分に解明されているとは言えない。

【0017】図3、図4は、本発明の第2の実施例を説明するための工程断面図である。半導体基板11上に絶縁膜12を介して給電金属層13を全面に形成し、フォトリソグラフィ技法により選択的に第1のフォトレジスト膜14を形成し、これをマスクに電解メッキを行って配線導体15を形成する〔図3の(a)〕。第1のフォトレジスト膜には、ノボラック樹脂をベースとしたポジタイプレジストを用いる。

【0018】次に、第1のフォトレジスト膜14を軽くプラズマアッシングして配線導体15と第1のフォトレジスト膜14との間に間隙を形成する。ここで必要に応じて配線導体15の上面および側面をエッチングして間隙を広げておいてもよい。配線導体がAuである場合、王水、ヨウ素／ヨウ化アンモン水溶液等でエッチングを行う。また間隙は0.2〜0.5μm程度に設定する。次に、環化ゴム系のネガタイプフォトレジストを塗付しこれを硬化させて第2のフォトレジスト膜16を形成する。第2のフォトレジスト膜は、配線導体15と第1のフォトレジスト膜14との間に入り込んでその間隙を完全に埋めている〔図3の(b)〕。

【0019】次に、全面に渡ってエッチバックを行い第1のフォトレジスト膜14の表面を露出させ〔図3の(c)〕、続いて第1のフォトレジスト膜14のみを選択的に除去する〔図4の(a)〕。次に、先の実施例の場合と同様に液相成長法によりフォトレジストを除去した個所に選択的にLPD酸化膜17を成長させる〔図4の(b)〕。次に、第2のフォトレジスト膜16をプラズマアッシングにより除去し、ポリイミド樹脂を塗付して塗付絶縁膜19を形成する〔図4の(c)〕。ここで配線導体15とLPD酸化膜17との間はポリイミド樹脂によって埋め込まれる。この実施例では、配線導体の側面をもフォトレジストで被覆した状態で酸化膜の液相成長を行うことができるため、酸化膜成長は絶縁膜12上からのみ進行し極めて平坦性のよい層間絶縁膜を形成することができる。

【0020】以上の実施例では、第1のフォトレジスト膜としてノボラック樹脂系ポジタイプフォトレジストを、第2のフォトレジスト膜として環化ゴム系ネガタイプフォトレジストを用いていたが、これらフォトレジストは互いに溶解性が異なっていれば他のもので代替する。例えば、第1のフォトレジスト膜としてノボラック

樹脂をベースとしたポジタイプフォトレジストを、第2のフォトレジスト膜としてノボラック樹脂をベースとした化学増幅型ネガタイプフォトレジストを採用し酸素プラズマに曝すことによりネガタイプフォトレジストがメチルエチルケトンに溶解しにくくなることを利用することもできる。さらに第2のフォトレジスト膜は、露光によるパターンニングを行わない膜であるから、フォトレジスト以外の材料例えば熱硬化型樹脂によって代替する。

【0021】

【発明の効果】以上説明したように、本発明は、配線導体をフォトレジストをマスクに電解メッキにより形成しこのフォトレジストとは溶解性の異なる樹脂膜を配線導体上に残存させて配線導体間に選択的に液相成長酸化膜を形成するものであるため、以下の効果を享受することができる。

- ① 製造工程数を増加させることなく、また配線間容量を増加させることなく完全平坦層間絶縁膜を形成できる。
- ② CVD酸化膜成長やRIEに過大な精度を要求することなく完全平坦層間絶縁膜を形成できる。
- ③ その結果、多層配線製造時に問題となったフォーカスマージンの減少や配線の段切れ等を解決して、信頼性の高い多層配線構造の半導体装置を低コストで提供することが可能になる。

【図面の簡単な説明】

【図1】 本発明の第1の実施例を説明するための工程断面図の一部。

【図2】 本発明の第1の実施例を説明するための工程断面図の一部。

【図3】 本発明の第2の実施例を説明するための工程断面図の一部。

【図4】 本発明の第2の実施例を説明するための工程断面図の一部。

【図5】 第1の従来例を説明するための断面図。


【図6】 第2の従来例を説明するための工程断面図。

【図7】 第3の従来例を説明するための工程断面図。


【符号の説明】

- 11 半導体基板
- 12 絶縁膜
- 13 給電金属層
- 14 第1のフォトレジスト膜
- 15 配線導体
- 16 第2のフォトレジスト膜
- 17 LPD酸化膜
- 18 CVD酸化膜
- 19 塗付絶縁膜


【図1】




【図2】




【図3】




【図5】



【図4】



【図7】



【図6】

